1. Jurnal [Kembali]







2. Alat dan Bahan [Kembali]
    1. Module D'Lorenzo (Panel DL 2203C, Panel DL 2203D, Panel DL 2203S)



    2. Jumper

Bahan (proteus) 

a. IC 74LS90 


Gambar 3. IC 74LS90


b. Power DC

Gambar 4. Power DC

c. Switch (SW-SPDT)

Gambar 5. Switch


d. Logicprobe atau LED
Gambar 5. Logic Probe

e. IC 7493

Gambar 6. IC 74LS93


3. Rangkaian Simulasi [Kembali]








4. Prinsip Kerja Rangkaian [Kembali]
  •  Percobaan 2A

 Pada percobaan 2A terdapat 2 IC yaitu IC 74LS90 dan IC 7493. IC 74LS90 dapat melakukan counter dari 0-9, IC ini memiliki 2 pasang pin reset yaitu untuk mereset ke bit 0000 dan bit 1001. Untuk mengaktifkan kondisi reset ini maka harus mengaktifkan kedua pin resetnya atau sepasang yaitu R0(1) dan R0(2) atau R9(1) dan R9(2). Jika hanya salah satu dari sepasang pin reset yang aktif maka tidak akan terjadi kondisi reset, karena kedua pin reset ini memakai gerbang logika AND, jadi harus kedua pin aktif baru gerbang logika AND juga aktif. JIka semua pin reset aktif, maka output dari IC yaitu 1001 atau kondisi reset hasil output dari sepasang pin reset R9. Untuk IC 7493 dapat melakukan counter dari 0-15, akan tetapi pada IC ini hanya memiliki sepasang pin reset yaitu R0(1) dan R0(2) untuk melakukan kondisi reset menjadi bit 0000 yang prinsip kerjanya juga sama dengan IC 74LS90. Pada kedua IC ini memilki 2 input clock yaitu CKA dan CKB, pin CKA mempengaruhi output pada pin Q0/QA dan pin CKB mempengaruhi output pada pin Q1,Q2 dan Q3/QB,QC dan QD. Pada percobaan ini input dari CKA dan CKB berasal dari sumber clock yang sama, yang mengakibatkan adanya 2 bit awal yang selalu mendpat trigger secara bersamaan yang menyebabkan perbahan nilai pada output tidak lagi hanya sebesar 1 bit tetapi 2 bit awal yaitu bit pada output Q0/QA dan Q1/QB. Sehingga counter yang dilakukan IC akan menampilkan nilai yang acak atau tidak berurutan.

  • Percobaan 2B

Percobaan 2b tidak jauh berbeda dengan percobaan 2a, perbedaannya hanya terdapat pada input CKB yang awalnya sama dengan input CKA yang berasal dari sumber clock. Pada perccobaan ini input CKB diambil dari output pada pin Q0/QA, sehingga pada kali ini hanya ada satu bit yang mempengaruhi perbuhan output yaitu bit pada output Q0/QA yang berperan sebagai LSB. Sedangkan untuk bit selanjutnya dipengaruhi bit sebelumnya, sesuai dengan prinsip kerja rangkaian asynchronous counter(pada percobaan 1). Sehingga counter yang dilakukan IC pada kondisi ini teratur atau berurutan.


5. Video Rangkaian [Kembali]








6. Analisa [Kembali]

Percobaan 2

1. Analisa kenapa output percobaan 2b dapat mengcounter secara beraturan?

2. Analisa kenapa output pada percobaan 2b pada IC 74LS90 hanya bisa mengcounter sampai 9 ?

3. Analisa kenapa output pada percobaan 2b pada IC 7493  bisa mengcounter sampai 15 ?



7. Link Download [Kembali]


Komentar

Postingan populer dari blog ini